DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2002 EPO. All rts. reserv.

15495594

Basic Patent (No,Kind,Date): JP 2953465 B2 19990927 <No. of Patents: 002>

IPC: \*G05F-003/26; G05F-003/24 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 2000056847 A2 20000225 JP 98229650 A 19980814

JP 2953465 B2 19990927 JP 98229650 A 19980814 (BASIC)

Priority Data (No,Kind,Date): JP 98229650 A 19980814 DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

06471272

\*\*Image available\*\*

CONSTANT CURRENT DRIVING CIRCUIT

PUB. NO.:

**2000-056847** [JP 2000056847 A]

PUBLISHED:

February 25, 2000 (20000225)

INVENTOR(s): NISHITOBA SHIGEO

APPLICANT(s): NEC CORP

APPL. NO.:

10-229650 [JP 98229650]

FILED:

August 14, 1998 (19980814)

INTL CLASS: G05F-003/26; G05F-003/24; H03K-017/687

# **ABSTRACT**

PROBLEM TO BE SOLVED: To provide a constant current driving circuit which can supply a constant current corresponding to an inputted signal without increasing cost.

SOLUTION: A resistance 3 is connected to an input terminal 1. Further, a transistor(TR) 4 has its drain and gate connected to the resistance 3. A switching TR 6 has one end connected to the drain and gate of the TR 4. A control terminal 2 inputting an address signal for ON/OFF control over the switching TR 6 is connected to the gate of the switching TR 6. One electrode of a charge holding capacity element 7 is connected to the other end of the switching TR 6. The other electrode of the charge holding capacity element 7 is connected to a ground terminal 11. Further, a TR 5 has its gate connected to the other end of the switching TR 6. A load 8 is connected to the drain of the TR 5.

# (19) 日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出頭公園番号 特開2000-56847 (P2000-56847A)

(43)公瞑日 平成12年2月25日(2000.2.25)

(51) Int.Cl.7		<b>愈別記号</b>	FΙ			テーマコード(参考)
G05F	3/26		G05F	3/26		5 H 4 2 0
	3/24			3/24	Α	5 J O 5 5
H03K	17/687		H03K	17/687	Н	

		<b>寄</b> 在副:	求有	請求項	質の殴7	OL	全	7 ]	到)
(21)出題番号	<b>特</b> 國平10-229650	(71)出廢人	00000	04237 國気株式会	<u></u>				
(22)出廢日	平成10年8月14日(1998.8.14)		東京	<b>副港区芝</b> 王	丁目7	路1号			
		(72)発明者		羽 茂夫			<b></b> •		
*		東京都港区芝五丁目7番1号 式会社内					日本包気株		
		(74)代理人	10009						
			弁理:	土	正證				
		:							
•									


# 最終頁に続く

# (54) 【発明の名称】 定電流区功回路

# (57)【要約】

【課題】 コストを上昇させることなく入力された信号 に応じた定電流を供給することができる定電流駆動回路 を提供する。

【解決手段】 入力端子1に抵抗3が接続されている。 また、抵抗3にドレイン及びゲートが接続されたトラン ジスタ4が設けられている。また、トランジスタ4のド レイン及びゲートに一端が接続されたスイッチ用トラン ジスタ6が設けられている。そして、スイッチ用トラン ジスタ6のゲートには、スイッチ用トランジスタ6の導 通/遮断の制御を行うためのアドレス信号が入力される 制御端子2が接続されている。また、スイッチ用トラン ジスタ6の他端には、電荷保持容量素子7の一方の電極 が接続されている。電荷保持容量素子7の他方の電極 は、接地端子11に接続されている。更に、スイッチ用 トランジスタ6の前記他端にゲートが接続されたトラン ジスタ5が設けられている。また、トランジスタ5のド レインには、負荷8が接続されている。



#### 【特許請求の範囲】

【請求項1】 入力端子と、この入力端子にドレインが接続され接地にソースが接続された第1のトランジスタと、この第1のトランジスタのゲート及びドレインに接続されたスイッチ用トランジスタと、このスイッチ用トランジスタの導通と非導通とを切替える信号が入力される制御端子と、前記スイッチ用トランジスタにゲートが接続され接地にソースが接続され前記第1のトランジスタと、この第2のトランジスタのゲートに一方の電極が接続された容量素子と、を有することを特徴とする定電流駆動回路。

【請求項2】 前記第1及び第2のトランジスタのチャネルの導電型は、前記スイッチ用トランジスタのチャネルの導電型と相違し、前記第1のトランジスタのソースと接地との間に接続された第1のレベルシフト用ダイオードと、前記第2のトランジスタのソースと接地との間に接続された第2のレベルシフト用ダイオードと、を有することを特徴とする請求項1に記載の定電流駆動回路。

【請求項3】 前記第1及び第2のトランジスタのチャネルの導電型は、前記スイッチ用トランジスタのチャネルの導電型と同じであることを特徴とする請求項1に記載の定電流駆動回路。

【請求項4】,入力端子と、この入力端子にドレインが接続され接地にソースが接続された第1のトランジスタのゲートとドレインとの間に接続されたスイッチ用トランジスタのゲートに接続されこのスイッチ用トランジスタのが一トに接続されこのスイッチ用トランジスタの導通と非導通とを切替える信号が入力される制御端子と、前記第1のトランジスタのゲートにゲートが接続され接地にソースが接続され前記第1のトランジスタと、この第2のトランジスタのゲートに一方の電極が接続され接地に他方の電極が接続された容量素子と、を有することを特徴とする定電流駆動回路。

【請求項5】 前記入力端子と前記第1のトランジスタのドレインとの間に接続された抵抗を有することを特徴とする請求項1乃至4のいずれか1項に記載の定電流駆動回路。

【請求項6】 前記入力端子と前記抵抗との間に接続されたソースフォロワ用トランジスタを有することを特徴とする請求項5に記載の定電流駆動回路。

【請求項7】 前記第2のトランジスタのドレインは有機エレクトロルミネセント素子に接続されることを特徴とする請求項1乃至6のいずれか1項に記載の定電流駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はアクティブマトリクス方式の有機エレクトロルミネセント素子等に好適な定電流駆動回路に関し、特に、内蔵されるカレントミラー回路の整合性の向上を図った定電流駆動回路に関する。 【0002】

【従来の技術】従来、アクティブマトリックス方式の有機エレクトロルミネセント(EL)素子等に定電流駆動回路が使用されている。図7は従来の定電流駆動回路を示す回路図である。

【0003】従来の定電流駆動回路においては、入力端子101に抵抗103が接続されている。また、抵抗103にドレイン及びゲートが接続されたトランジスタ104が設けられている。トランジスタ104のソースには、スイッチ用トランジスタ106のドレインが接続されている。そして、スイッチ用トランジスタ106のゲートには、スイッチ用トランジスタ106のゲートには、スイッチ用トランジスタ106のヴートには、スイッチ用トランジスタ106のソースには、接地端子111が接続されている。

【0004】また、トランジスタ104のドレイン及び ゲートには、電荷保持容量素子107の一方の電極が接 続されている。電荷保持容量素子107の他方の電極 は、接地端子111に接続されている。更に、トランジ スタ104のドレイン及びゲートにゲートが接続された トランジスタ105が設けられている。トランジスタ1 05のソースは接地端子111に接続されている。ま た、トランジスタ105のドレインには、負荷108が 接続されている。負荷108は、例えば定電流駆動を要 する有機EL素子である。そして、負荷108には、電 源端子110が接続されている。このようにして構成さ れた従来の定電流駆動回路には、トランジスタ104及 び105からなるカレントミラー回路が含まれている。 【0005】そして、入力端子101に入力された信号 の電圧に応じて抵抗103に電流が流れる。このとき、 スイッチ用トランジスタ106が導通状態であれば、ト ランジスタ105に抵抗103に流れる電流に比例した 電流がドレイン電流として流れ、負荷108にも電流が 流れる。一方、スイッチ用トランジスタ106が遮断状 態であれば、トランジスタ105にはドレイン電流が流 れないので、負荷108にも電流は流れない。このよう にして、負荷108に流れる定電流の導通/遮断が制御 される。

#### [0006]

【発明が解決しようとする課題】しかしながら、上述の従来の定電流駆動回路においては、スイッチ用トランジスタ106のオン抵抗及びソース電流による電圧降下のためにカレントミラー回路の整合性が悪化し、負荷108に入力端子101の信号レベルに応じた定電流が供給されないという問題点がある。

【0007】また、これを防止するためにスイッチ用ト

ランジスタ106のサイズを大きくしてそのオン抵抗を小さくすることが考えられるが、これを半導体集積回路で構成しようとする場合、チップサイズが増大するため、コストの上昇につながる。また、例えば有機EL素子の駆動回路として薄膜トランジスタ(TFT)を使用する場合、スイッチ用トランジスタに大きなサイズが必要となるため、画素の占有率が減って開口率が低下してしまう。この場合には、輝度を通常使用レベルまで上昇させるために定電流値を上げる等の対策が必要となり、近時の省電力化に逆行するものとなる。

【0008】本発明はかかる問題点に鑑みてなされたものであって、コストを上昇させることなく入力された信号に応じた定電流を供給することができる定電流駆動回路を提供することを目的とする。

### [0009]

【課題を解決するための手段】本発明に係る定電流駆動回路は、入力端子と、この入力端子にドレインが接続され接地にソースが接続された第1のトランジスタと、この第1のトランジスタのゲート及びドレインに接続されたスイッチ用トランジスタと、このスイッチ用トランジスタのゲートに接続されこのスイッチ用トランジスタのゲートに接続される制御端子と、前記スイッチ用トランジスタにゲートが接続され前記第1のトランジスタと共にカレントミラー回路を構成する第2のトランジスタとと、この第2のトランジスタのゲートに一方の電極が接続された容量素子と、を有することを特徴とする。

【0010】なお、前記第1及び第2のトランジスタのチャネルの導電型は、前記スイッチ用トランジスタのチャネルの導電型と相違し、前記第1のトランジスタのソースと接地との間に接続された第1のレベルシフト用ダイオードと、前記第2のトランジスタのソースと接地との間に接続された第2のレベルシフト用ダイオードと、を有してもよい。

【0011】また、前記第1及び第2のトランジスタのチャネルの導電型は、前記スイッチ用トランジスタのチャネルの導電型と同じであってもよい。

【0012】本発明に係る他の定電流駆動回路は、入力端子と、この入力端子にドレインが接続され接地にソースが接続された第1のトランジスタと、この第1のトランジスタのゲートとドレインとの間に接続されたスイッチ用トランジスタと、このスイッチ用トランジスタの停止とでは続されてのスイッチ用トランジスタの導通と非導通とを切替える信号が入力される制御端子と、前記第1のトランジスタのゲートにゲートが接続され接地にソースが接続され前記第1のトランジスタと、この第2のトランジスタのゲートに一方の電極が接続された容量素子と、を有することを特

徴とする。

【0013】なお、前記入力端子と前記第1のトランジスタのドレインとの間に接続された抵抗を有することができる。

【0014】また、前記入力端子と前記抵抗との間に接続されたソースフォロワ用トランジスタを有することができる。

【0015】更に、前記第2のトランジスタのドレインは有機エレクトロルミネセント素子に接続されることができる。

【0016】本発明においては、スイッチ用トランジスタが非導通にされても、第2のトランジスタのゲートと接地との間に設けられた容量素子に蓄積された電荷によって、定電流を供給し続けることができる。また、スイッチ用トランジスタのオン抵抗による電圧降下は無視できるほど小さい。このため、カレントミラー回路の整合性が著しく改善される。

#### [0017]

【発明の実施の形態】以下、本発明の実施例に係る定電 流駆動回路について、添付の図面を参照して具体的に説明する。図1は本発明の第1の実施例に係る定電流駆動 回路を示す回路図である。

【0018】本実施例の定電流駆動回路においては、入力端子1に抵抗3が接続されている。また、抵抗3にドレイン及びゲートが接続されたNチャネルMOSトランジスタ4が設けられている。トランジスタ4のソースには、接地端子11が接続されている。また、トランジスタ4のドレイン及びゲートに一端が接続されPチャネルMOSトランジスタであるスイッチ用トランジスタ6が設けられている。そして、スイッチ用トランジスタ6のゲートには、スイッチ用トランジスタ6のゲートには、スイッチ用トランジスタ6の対したは、スイッチ用トランジスタ6のがよりの制御を行うためのアドレス信号が入力される制御端子2が接続されている。

【0019】また、スイッチ用トランジスタ6の他端には、電荷保持手段として電荷保持容量素子7の一方の電極が接続されている。電荷保持容量素子7の他方の電極は、接地端子11に接続されている。更に、スイッチ用トランジスタ6の前記他端にゲートが接続されたNチャネルMOSトランジスタ5が設けられている。トランジスタ5のソースは接地端子11に接続されている。また、トランジスタ5のドレインには、負荷8が接続されている。負荷8は、例えば定電流駆動を要するアクティブマトリクス方式の有機エレクトロルミネセント(EL:Electro-Luminescent)素子である。そして、負荷8には、電源端子10が接続されている。このようにして構成された本実施例の定電流駆動回路には、トランジスタ4及び5からなるカレントミラー回路が含まれている。

【0020】次に、上述のように構成された本実施例の 定電流駆動回路の動作について説明する。 【0021】入力端子1に画像信号等の入力信号が入力されると、この信号の電圧に応じて抵抗3に電流が流れる。そして、抵抗3に流れる電流は、ドレイン及びソースが相互に接続されたトランジスタ4に流れ、トランジスタ4にゲートーソース間電圧が発生する。

【0022】そして、制御端子2に入力されたアドレス信号がロウレベルでスイッチ用トランジスタ6が導通状態の場合には、トランジスタ4に発生したゲートーソース間電圧は、スイッチ用トランジスタ6を介して電荷保持容量素子7及びトランジスタ4及び5はカレントに印加さラー回路を構成しているため、抵抗3に流れる電流に比れる。即ち、トランジスタ4とトランジスタ5とのパターンサイズの比によって決定される電流、例えばトランジスタ4及び5が同一パターンサイズで構成されている場合には、抵抗3に流れる電流と等しい電流がトランジスタ5のドレインとソースとの間を流れる。これにより、負荷8が駆動される。

【0023】次に、制御端子2に入力されたアドレス信号がハイレベルでスイッチ用トランジスタ6が遮断状態となると、トランジスタ4及び5からなるカレントミラー回路も遮断される。しかし、スイッチ用トランジスタ6が導通状態の時に、入力端子1の信号電圧に応じたトランジスタ4に流れ、その電流に応じたトランジスタ4のゲートーソース間電圧が電荷保持容量素子7に印加されている。このため、スイッチ用トランジスタ6が遮断された後にも、この電圧がトランジスタ5のゲートに印加されるので、このゲート電圧に応じた電流が負荷8に供給される。即ち、スイッチ用トランジスタ6が遮断状態でも、負荷8には入力端子1の信号電圧に応じた電流が供給され続ける。

【0024】従って、本実施例をアクティブマトリクス方式の有機EL素子の駆動回路に適用した場合、入力端子1には入力画像信号が入力され、その階調データによって発光輝度が変化する。また、制御端子2にはアドレス信号が入力され、入力端子1からの画像信号に対応する画素が電荷保持容量素子7に選択的に読み込まれ、次の新しい画像信号が入力されるまで電荷が保持され、画素は発光し続ける。

【0025】このように、本実施例によれば、スイッチ 用トランジスタ6のオン抵抗による電圧降下を無視でき るため、カレントミラー回路の整合性が改善される。

【0026】また、従来技術のように大電流経路にスイッチ素子を設ける場合には、オン抵抗を低減するために素子サイズを大きくする必要があったが、本実施例においてスイッチ用トランジスタ6を流れる電流は無視できるほど小さいので、最小寸法のトランジスタにて構成することができる。従って、半導体集積回路に適用する場合にも、安価なものとなる。

【0027】更に、有機ELの駆動回路として薄膜トランジスタ(TFT)を使用する場合にも、大きなスイッチ用トランジスタは不要であるため、画素の開口率の向上をさせ有機ELの輝度を向上させることが可能である。また、薄膜トランジスタによりカレントミラー回路を構成するトランジスタ4及び5を相互に隣接して配置することができるため、製造に起因するトランジスタのパラメータのバラツキを低く抑制することができる。従って、トランジスタ4及び5からなるカレントミラー回路の整合性が向上する。

【0028】次に、本発明の第2の実施例について説明する。本実施例には、レベルシフト用のダイオード構造を有するトランジスタが配設されている。図2は本発明の第2の実施例に係る定電流駆動回路を示す回路図である。なお、図2に示す第2の実施例において図1に示す第1の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。

【0029】本実施例に係る定電流駆動回路には、トランジスタ4のソースにドレインが接続され接地端子11にソースが接続されダイオード構造を有するNチャネルMOSトランジスタ12が設けられている。また、トランジスタ5のソースにドレインが接続され接地端子11にソースが接続されダイオード構造を有するNチャネルMOSトランジスタ13が設けられている。

【0030】第1の実施例においては、カレントミラー 回路が2個のNチャネルMOSトランジスタから構成され、スイッチ用トランジスタにPチャネルMOSトランジスタが使用されているが、このような構成のもとでPチャネルMOSトランジスタのオン電圧がNチャネルMOSトランジスタのオン電圧より大きい場合には、スイッチ用トランジスタ6を導通させるためには、制御端子2の電圧を接地端子11の電圧以下にする必要がある。

【0031】第2の実施例においても、制御端子2の電圧を接地端子11の電圧以下にする必要があるが、レベルシフト用にトランジスタ12及び13が設けられているので、容易に適応することが可能である。

【0032】なお、この場合、カレントミラー回路の整合性を確保するため、トランジスタ12及び13は相互に同一導伝形式、つまりチャネルの導電型が同じである必要がある。本実施例においては、NチャネルMOSトランジスタが使用されているが、PチャネルMOSトランジスタを使用されても同様の効果が得られる。

【0033】また、第1の実施例においても、NチャネルMOSトランジスタとPチャネルMOSトランジスタとのオン電圧が等しければ何ら問題はない。

【0034】次に、本発明の第3の実施例について説明する。本実施例においては、スイッチ用トランジスタの 導伝形式がカレントミラー回路を構成するトランジスタ のそれと同一のものとなっている。図3は本発明の第3 の実施例に係る定電流駆動回路を示す模式図である。なお、図3に示す第3の実施例において図1に示す第1の 実施例と同一の構成要素には、同一の符号を付してその 詳細な説明は省略する。

【0035】本実施例に係る定電流駆動回路においては、トランジスタ4のゲートとトランジスタ5のゲートとの間にNチャネルMOSトランジスタであるスイッチ用トランジスタ16が接続されている。

【0036】このように構成された本実施例においては、スイッチ用トランジスタ16とカレントミラー回路を構成するトランジスタ4及び5とのオン電圧が相違していても、制御端子2の電圧を接地端子11の電圧以下にする必要が無くなる。

【0037】なお、第1の実施例においては、アドレス信号がロウレベルのときにカレントミラー回路が動作状態となるが、第3の実施例においては、アドレス信号がハイレベルのときにカレントミラー回路が動作状態となる。

【0038】次に、本発明の第4の実施例について説明する。本実施例においては、スイッチ用トランジスタは、カレントミラー回路を構成するトランジスタのゲート間ではなく、入力端子側に接続されたトランジスタのゲートとドレインとの間に接続される。図4は本発明の第4の実施例に係る定電流駆動回路を示す回路図である。なお、図4に示す第4の実施例において図1に示す第1の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。

【0039】本実施例においては、トランジスタ4のゲートとトランジスタ5のゲートとが直接接続されている。また、NチャネルMOSトランジスタであるスイッチ用トランジスタ26がトランジスタ4のゲートとドレインとの間に接続されている。

【0040】このように構成された本実施例においては、スイッチ用トランジスタ26は、カレントミラー回路を構成するトランジスタ4及び5のゲート間ではなく、トランジスタ4のゲートとドレインとの間に接続されているので、スイッチ用トランジスタ26のオン抵抗による電圧降下のためにカレントミラー回路の整合性が悪化するということは完全に防止される。

【0041】また、第4の実施例においては、制御端子 2がロウレベルでカレントミラー回路が遮断状態になったとき、スイッチ用トランジスタ26は遮断される。従って、入力端子1がハイレベルの状態でもトランジスタ4は遮断されるため、抵抗3及びトランジスタ4の経路には電流が流れなくなり、消費電力が低下する。従っ、不実施例を例えば有機EL素子等を使用した画像表示装置の駆動回路に適用した場合、画像表示装置には複数個の有機EL素子が縦横に配列されているので、著しい省電力化が期待できる。

【0042】次に、本発明の第5の実施例について説明

する。本実施例においては、入力端子と抵抗との間にソースフォロワ用トランジスタが接続される。図5は本発明の第5の実施例に係る定電流駆動回路を示す回路図である。なお、図5に示す第5の実施例において図1に示す第1の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。

【0043】本実施例には、入力端子1にゲートが接続されNチャネルMOSトランジスタであるソースフォロワ用トランジスタ9が設けられており、その一端は抵抗3に、その他端は電源端子10に接続されている。また、トランジスタ4及び5のゲート間には、スイッチ用トランジスタ36が接続されている。このスイッチ用トランジスタ36はNチャネルMOSトランジスタであってもよい。

【0044】このように構成された本実施例においては、ソースフォロワ用トランジスタ9により、入力端子1側のインピーダンスが高くてもカレントミラー回路を構成するトランジスタ4を十分に駆動させることが可能である。

【0045】また、第1の実施例では、入力端子1がロウレベルでありインピーダンスが低い場合には、電荷保持容量素子7に蓄積されていた電荷がスイッチ用トランジスタ6が遮断状態のときにスイッチ用トランジスタ6のオフ抵抗と抵抗3との経路で放電することにより、電荷保持の機能が十分ではなくなることがあるが、第5の実施例にはトランジスタ9が設けられているので、電荷の放電が防止される。

【0046】次に、本発明の第6の実施例について説明する。本実施例は、第4の実施例と第5の実施例とを組み合わせたものである。図6は本発明の第6の実施例に係る定電流駆動回路を示す回路図である。なお、図6に示す第6の実施例において図4に示す第4の実施例又は図5に示す第5の実施例と同一の構成要素には、同一の符号を付してその詳細な説明は省略する。

【0047】本実施例においては、トランジスタ4のゲートとトランジスタ5のゲートとが直接接続されている。また、NチャネルMOSトランジスタであるスイッチ用トランジスタ26がトランジスタ4のゲートとドレインとの間に接続されている。更に、本実施例には、入力端子1にゲートが接続されNチャネルMOSトランジスタであるソースフォロワ用トランジスタ9が設けられており、その一端は抵抗3に、その他端は電源端子10に接続されている。

【0048】このように構成された本実施例においては、第4及び第5の実施例による双方の効果が得られる。即ち、レントミラー回路の整合性が改善される。また、カレントミラー回路を構成するトランジスタ4の駆動性及び電荷保持容量素子7の放電特性が改善される。更に、入力端子1がハイレベル、制御端子2がロウレベル、カレントミラー回路が遮断状態のときには、抵抗3

及びトランジスタ4の電流経路が遮断状態となるため、 省電力化の効果もある。

【0049】なお、前述の種々の実施例の組み合わせは 第6の実施例に示すものに限定されるものではない。例 えば、第5の実施例と第2又は第3の実施例とを組み合 わせてもよい。

# [0050]

【発明の効果】以上詳述したように、本発明によれば、スイッチ用トランジスタのオン抵抗による電圧降下を無視できるため、カレントミラー回路の整合性を改善することができる。また、スイッチ用トランジスタを流は無視できるほど小さいくなるで、スイッチ用トランジスタを小型化することができ、半導体集積回路で構成する場合にも、コストの上昇を抑制することができる。更に、種々のトランジスタを薄膜トランジスタとし、有機エレクトロルミネセント素子の駆動回路にいので、個素の開口率を向上させ輝度を向上させることができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例に係る定電流駆動回路を示す回路図である。

【図2】本発明の第2の実施例に係る定電流駆動回路を 示す回路図である。

[図3] 本発明の第3の実施例に係る定電流駆動回路を 示す模式図である。

【図4】本発明の第4の実施例に係る定電流駆動回路を 示す回路図である。

【図5】本発明の第5の実施例に係る定電流駆動回路を 示す回路図である。

【図6】本発明の第6の実施例に係る定電流駆動回路を示す回路図である。

【図7】従来の定電流駆動回路を示す回路図である。 【符号の説明】

1、101;入力端子

2、102;制御端子

3、103;抵抗

4, 5, 6, 9, 12, 13, 16, 26, 36, 10

4、105、106:トランジスタ


7、107;容量素子

8、108;負荷


10、110;電源端子

11、111;接地端子


【図1】



[図2]



【図3】



1;入力端子

2;制即端子

3 ; 抵抗

**4.5,6,12,13;トランジスタ** 


7 : 容量素子


8;負荷

10;電源增子

11;接地罐子

[図5]





# フロントページの続き

F 夕一ム(参考) 5H420 BB04 BB13 CC02 DD02 EA14 EA18 EA24 EA39 EB15 EB37 FF04 FF22 NA17 NA28 NB03 NB12 5J055 AX11 AX12 AX44 AX48 BX16 CX29 DX13 DX14 DX22 DX61 EX07 EY01 EY10 EY21 EZ04 E220 GX01